This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP405143211A

PAT-NO: JP405143211A

DOCUMENT-IDENTIFIER: JP 05143211 A

TITLE: INPUT INTERFACE CIRCUIT

PUBN-DATE: June 11, 1993 INVENTOR-INFORMATION:

NAME

IRIE, ATSUSHI

NISHIDAI, HAJIME

ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

OMRON CORP

APPL-NO: JP03301962

APPL-DATE: November 18, 1991

INT-CL (IPC): G06F003/00; G06F013/10

ABSTRACT:

PURPOSE: To make an input signal into a multilevel signal by

plural threshold

voltage levels without increasing the cost nor the packing area.

CONSTITUTION: A Schmitt trigger element 11 makes an input signal into a pulse

based on the threshold voltage level set in a rising mode and the threshold

voltage level set in a falling mode and different from the former voltage

level. An input I/F circuit 1 contains the element 11, a 3-state buffer 12,

and a clock generating circuit 13. Thus, the input signal is inputted to the $\ensuremath{\mathcal{C}}$

element 11 via a coupling resistor 14 and an input line 15. At the same time,

the output of the buffer 12 is connected to the line 15. The element 11

decides the input signal by the threshold voltage level set in the rising mode

in an OFF state and in the falling mode in an ON state respectively.

COPYRIGHT: (C) 1993, JPO& Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-143211

(43)公開日 平成5年(1993)6月11日

(51)Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

G 0 6 F 3/00

K 8323-5B

13/10 3 1 0 Z 7230-5B

審査請求 未請求 請求項の数1(全 11 頁)

(21)出願番号

特願平3-301962

(22)出願日

平成3年(1991)11月18日

(71)出願人 000002945

オムロン株式会社

京都府京都市右京区花園土堂町10番地

(72) 発明者 入江 篤

京都市右京区花園土堂町10番地 オムロン

株式会社内

(72)発明者 西台 元

京都市右京区花園土堂町10番地 オムロン

株式会社内


(74)代理人 弁理士 和田 成則

(54)【発明の名称】 入力インタフェース回路

(57)【要約】

【目的】 入力インタフェース回路において、コストおよび実装面積が増加せずに、複数のスレショルド電圧値により入力信号を多値化する。

【構成】 入力I/F回路1には、立上時のスレショルド電圧値と、この立上時のスレショルド電圧値とは電圧値が異なる立下時のスレショルド電圧値とにより、入力信号をパルス化するシュミットトリガ素子11、スリーステートバッファ12、およびクロック発生回路13を設け、入力信号が結合用の抵抗14、および入力ライン15を介してシュミットトリガ素子11へ入力するように接続すると共に、入力ライン14にスリーステートバッファ12の出力を接続する。シュミットトリガ素子11は、オフ状態にある時には立上時のスレショルド電圧値により入力信号を判定する。



【特許請求の範囲】

【請求項1】入力信号を多値化する入力インタフェース 回路において、

入力信号をパルス化する際のパルス波形立上時のスレシ ョルド電圧値と、パルス波形立下時のスレショルド電圧 値とが異なり、この両スレショルド電圧値により、入力 ラインを介した入力信号を2値化する2値化手段と、 上記入力ラインに接続されて、この入力ラインへの出力 を上記2値化手段の立上時のスレショルド電圧値以上、 ーダンスにするスリーステート出力手段と、

上記2値化手段が入力信号を入力する前に、上記スリー ステート出力手段から上記入力ラインへの出力が、立上 時のスレショルド電圧値以上あるいは立下時のスレショ ルド電圧値以下から、ハイインピーダンスにするように 制御する制御手段と、

を具備すること特徴とする入力インタフェース回路。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ディジタル信号処理回 20 路を含む機器等における、複数のしきい値により入力信 号を多値化する入力インタフェース回路に関する.

[0002]

【従来の技術】ディジタル信号処理回路を含む機器等に おける入力インタフェース回路では、最近、入力信号の 信頼性を高めるために、スレショルド電圧値の異なるコ ンパレータを複数台パラレルに接続等して、入力信号を 3値化して後段の処理回路で判定する方式がみられる。 [0003]

【発明が解決しようとする課題】しかし、このような従 30 来の方式では、入力信号を3値化するためにスレショル ド電圧値の異なるコンパレータ等のアナログ素子を複数 台用いる必要があるため、コストが高くなると共に、実 装面積が大きくなってしまうという問題がある。

【0004】そこで、本発明は上記問題に着目してなさ れたもので、コストおよび実装面積が増加せずに、複数 のスレショルド電圧値により入力信号を多値化できる入 カインタフェース回路を提供することを目的とする. [0005]

【課題を解決するための手段】上記目的を達成するた め、本発明では、入力信号を多値化する入力インタフェ ース回路において、入力信号をパルス化する際のパルス 波形立上時のスレショルド電圧値と、パルス波形立下時 のスレショルド電圧値とが異なり、この両スレショルド 電圧値により、入力ラインを介した入力信号を2値化す る2値化手段と、上記入力ラインに接続されて、この入 カラインへの出力を上記2値化手段の立上時のスレショ ルド電圧値以上、立下時のスレショルド電圧値以下、あ るいはハイインピーダンスにするスリーステート出力手 段と、上記2値化手段が入力信号を入力する前に、上記 50

スリーステート出力手段から上記入力ラインへの出力 が、立上時のスレショルド電圧値以上あるいは立下時の スレショルド電圧値以下から、ハイインピーダンスにす るように制御する制御手段と、を具備したこと特徴とす る、

2

[0006]

【作用】本発明では、制御手段の制御により、2値化手 段が入力信号を入力する前に、スリーステート出力手段 が入力ラインへの出力を立上時のスレショルド電圧値以 立下時のスレショルド電圧値以下、あるいはハイインピ 10 上あるいは立下時のスレショルド電圧値以下にセットす ることにより、2値化手段の出力を立上(オン)状態、 あるいは立下(オフ)状態へセットできる.

> 【0007】続いて、その後の両状態から入力ラインが ハイインピーダンス状態になり、入力ラインを介して2 値化手段に入力信号が入るため、2値化手段は、立上状 態にあるときには立下時のスレショルド電圧値で入力信 号を比較する一方、立下状態にあるときには立上時のス レショルド電圧値で入力信号を比較する。

[0008]

【実施例】以下、本発明に係る入力インタフェース回路 (以下、入力 I / F回路という)の一実施例を図面に基 づいて説明する。ここでは、この入力I/F回路をディ ジタル信号処理回路の一例であるディジタルフィルタ回 路に接続して説明する.

【0009】図1は、入力I/F回路1の一実施例の構 成、およびディジタルフィルタ回路2との接続をブロッ ク図により示している。

【0010】この入力 I/F回路 1は、2値化手段とし てのシュミットトリガ素子11、スリーステート出力手 段としてのスリーステートバッファ12、および制御手 段としてのクロック発生回路13を備えており、外部か . らの入力信号が結合用の抵抗14および入力ライン15 を介してシュミットトリガ素子11へ入力するように接 続すると共に、入力ライン15にスリーステートバッフ ァ12の出力ライン16を接続して構成されている。

【0011】また、シュミットトリガ素子11の出力に はディジタルフィルタ回路2を接続し、クロック発生回 路13からディジタルフィルタ回路2およびスリーステ ートバッファ12へは各々、シュミットコントロール信 40 号 (反転FBCKO)、サンプルクロック (反転DFNCKO, SRCK 0) が送出されるように接続されている.

【0012】図2は、クロック発生回路13の構成を示

【0013】このクロック発生回路は、図示しないCP U等のプロセッサからリセット信号 (反転RESET)および 原クロック信号 (DNFCLK) を入力して、これらの信号に 基づきここでは4台のディジタルフィルタ回路および入 カI/F回路各々へ、サンプルクロック(反転DFNCKO〜 3. SRCKO ~3)、およびシュミットコントロール信号(反 転FBCKO ~3)が各々送出できるように、NOTゲート1

31、シフトレジスタ132、NOTゲート133a~ d NANDゲート134a~h NORゲート135 a~dを図に示すように接続して構成されている.

【0014】なお、本実施例では、入力I/F回路1お よびディジタルフィルタ回路2のみしか図示していない ため、シュミットコントロール信号 (反転FBCKO)および サンプルクロック (反転DFNCKO, SRCKO)のみを用いて説 明する。

【0015】図3は、ディジタルフィルタ回路2の構成 を示している。

【0016】このディジタルフィルタ回路2は、入力【 /F回路1の出力(IPAO)をサンプルクロック(SRCKO) に より入力する4ビットのシフトレジスタ21、シフトレ ジスタ21の出力 (QA ~D)を処理するNANDゲート 22およびNORゲート23、ANDゲート24aおよ びNORゲート24 bからなりNANDゲート22およ びNORゲート23の出力を入力して後述するように入 力信号のオン・オフを判定する判定回路24、およびこ の判定回路24の判定出力をサンプルクロック(反転DF NCKO) により入力し、出力Qをこのディジタルフィルタ 20 回路2の出力(INDAO)とするDフリップフロップ(以 下、D-FFという) 25を有している。また、D-F F25は、反転出力Qnを判定回路24へ送出すると共 に、反転出力Qnをスレッシュ選択信号(反転FBDAO)と してスリーステートバッファ12へ送出するように接続 されている。

【0017】なお、本実施例では、フォトカプラ3のア ナログ出力を入力I/F回路1の入力信号としている。 【0018】次に、図1~3に示した入力 I/F回路1 およびディジタルフィルタ回路3の回路動作を、図4~ 30 7を参照して説明する。

【0019】図4は、図2に示すクロック発生回路1 3. 図1あるいは図3に示すディジタルフィルタ回路2 および入力 I / F回路 1 における入出力信号および内部 信号をタイミングチャートにより示している。

【0020】図2に示すクロック発生回路13では、外 部から入力するリセット信号 (RESET)および原クロック 信号 (DNCLK)に基づき、シフトレジスタ132から出力 (QA ~D)を出力して、シュミットコントロール信号 (反転FBCKO)およびサンプルクロック(反転DFNCKO, SR 40 CKO)を出力する。

【0021】そして、図3に示すディジタルフィルタ回 路2では、クロック発生回路13からのサンプルクロッ ク(SRCKO) の立上時により、シフトレジスタ21が入力 I/F回路1の出力(IPAO)をラッチする。また、サンプ ルクロック (反転DFNCKO) の立上時によりD-FF25 が後述するようにして判定された結果を出力する。

【0022】また、図1あるいは図3に示す入力I/F 回路1では、スリーステート出力手段12がディジタル フィルタ回路2からスレッシュ選択信号 (反転FBDAO)が 50 [V])"を出力する。この出力"1 (=5 [V])"は、シュ

入力しており、シュミットコントロール信号(反転FBCK 0)の "LOW" により、その出力 (PAO-R) を、Vc = 0 [V] にディスチャージ、あるいはVc =5[V] にチャー ジを行う共に、シュミットコントロール信号(反転FBCK 0)の "HIGH" により、ハイインピーダンス状態にする。 また、シュミットトリガ素子11は、スリーステート出 力手段12の出力 (PAO-R) がハイインピーダンス状 態、つまりシュミットコントロール信号(反転FBCKO)が "HIGH" の時に、フォトカプラ3から出力されたアナロ 10 グ信号 (PAO)を入力して、そのアナログ入力信号 (PAO) をスレショルド電圧値Vth- , Vth+ で比較して2値化 し、その2値化データ (IPAO) を出力する.

【0023】図5は、図1に示す入力I/F回路1のシ ュミットトリガ素子11が立上時のスレショルド電圧値 Vth+ で入力信号を2値化する際の各信号をタイミング チャートにより示している。

【0024】まず、シュミットトリガ素子11が入力信 号を取り込む直前に、シュミットコントロール信号(反 転FBCKO)が一定時間"LOW(オフ)"になり、スリース テートバッファ12は、オンしてバッファとして機能 し、スレッシュ選択信号 (反転FBDAO)の"O"を出力す

【0025】スレッシュ選択信号 (反転FBDAO)の"O(= 0 [V])"は、シュミットトリガ素子11の立下時のスレ ショルド電圧値Vth- (本実施例では、例えば1.5〔V〕 とする。)より低くなるように予めセットされているた め、入力ライン15のレベルがそのスレショルド電圧値 Vth- レベル以下になり、シュミットトリガ素子11へ の入力(PAO-C) は、入力信号(PAO) の電圧値に関係なく オフ状態に変わる。

【0026】そして、シュミットコントロール信号(反 転FBCKO)が"HIGH"となった場合、スリーステートバッ ファ12の出力がハイインピーダンス状態になるため、 入力信号(PAO) が、抵抗14、入力ライン15を介した 入力信号(PAO-C) としてシュミットトリガ素子11に入 力することになる。

【0027】その際、シュミットトリガ素子11は、い ままでオフ状態にあったため、この時のコンパレートレ ベルは、オフ状態からオン状態へのパルス立上時のスレ ショルド電圧値Vth+ となり、このスレショルド電圧値 Vth+ と入力信号とを比較して当該入力信号(PAO-C) を 2値化することになる。

【0028】一方、シュミットトリガ素子11が立下時 のスレショルド電圧値Vth- で入力信号を比較する場合 にも、立上時のスレショルド電圧値Vth+ の場合と同様 に、シュミットトリガ素子11が入力信号を取り込む直 前に、シュミットコントロール信号 (反転FBCKO)が一定 時間 "LOW " になり、スリーステートバッファ12がオ ンして、スレッシュ選択信号 (反転FBDAO) "1 (=5

ミットトリガ素子11の立上時のスレショルド電圧値V th+ (本実施例では、例えば3.5(V)とする。)より高い値に予めセットされているため、入力ライン15のレベルがそのスレショルド電圧値Vth+以上になり、シュミットトリガ素子11は入力信号の電圧値に関係なくオン状態に変わる。

【0029】そして、シュミットコントロール信号(反転FBCKO)が"HIGH"となった場合には、スリーステートバッファ12の出力はハイインピーダンス状態になるため、入力ライン15を介した入力信号(PAO-C)がシュミ 10ットトリガ素子11に入力する。

【0030】シュミットトリガ素子11は、いままでオン状態にあったため、コンパレートレベルがオン状態からオフ状態へのパルス立下時のスレショルド電圧値Vth-に変り、このスレショルド電圧値Vth-と入力信号(PAO-C)とを比較して2値化することになる。

*【0031】2値化されたデータは、ディジタルフィルタ回路2に入力し、ディジタルフィルタ回路2では、図3に示すように、シフトレジスタ21がその2値化データをサンプルクロック(SRCKO)により入力して、判定回路24がこの2値化データによる入力信号のオン・オフ判定を後述するように行う。

【0032】図6(a).(b)各々は、本発明および 従来技術におけるディジタルフィルタ回路2の判定回路 24での入力データである2値化データの判定方法を示 している。

【0033】ディジタルフィルタ回路2では、同図(a)に示すようにシフトレジスタ21がシュミットトリガ素子11からの2値化データをいったん格納して、判定回路24が下記ルールに従って入力信号のオン・オフ判定を行う。

[0034]

if 現状オフ(スレッシュ電圧値Vth+) and A2kがすべて1

then オン

else then 現状維持

if 現状オン (スレッシュ電圧値 Vth-) and A1kがすべて O

then オフ

else then 現状維持

ただし、n=1 , 2は、現状がオンかオフかに依存しており、またコンパレートレベルであるスレショルド電圧値Vth- , Vth+ に対応している。よって、現状オフの場合にはn= 2に切替える。

【0035】また、この入力信号のオン・オフ判定中 に、シュミットトリガ素子11が現状オン(スレッシュ 電圧値 Vth-) でシフトレジスタ 2 1 の出力(QA ~B) 30 が全て"1"になった場合、および現状オフ(スレッシ ュ電圧値Vth+) でシフトレジスタ21の出力(QA~ B)が全て"O"になった場合には、シュミットトリガ素 子11のスレッシュ電圧値Vth- , Vth+ が切替わる。 【0036】つまり、図3に示すように、シュミットト リガ素子11が現状オン(スレッシュ電圧値Vth-)で 入力信号(PAO-C) の2値化を行っている際に、シフトレ ジスタ21の出力 (QA ~B)が全て"1"になった場合 には、NANDゲート22の出力が"O"になって、A NDゲート24aの出力も"O"になり、NORゲート 24bの出力が"1"になる。そして、D-FF25が サンプルクロック(反転DFNCKO)により入力Dにその出 力"1"を取込み、出力Qが"1"に変わる一方、反転 出力Qn、つまりスレッシュ選択信号(反転FBDAO)が "0"になってスリーステートバッファ12に入力す る、スリーステートバッファ12では、シュミットコン トロール信号(反転FBCK)が"LOW"になった際にスレ ッシュ選択信号(反転FBDAO)の"O"を出力し、シュミ ットトリガ素子11をオフ状態に切替えさせて、シュミ ットトリガ素子11にスレッシュ電圧値Vth+ で入力信※50

※号(PAO-C) の2値化を行なわせる。

【0037】一方、シュミットトリガ素子11が現状オ フ(スレッシュ電圧値Vth+)で入力信号(PAO-C) の2 値化を行っている際、シフトレジスタ21の出力(QA ~B) が全て"O"になった場合には、NORゲート23 の出力が"1"になって、NORゲート24bの出力が "O" になる。そして、D-FF25がサンプルクロッ ク (反転DFNCKO) により入力Dに"O"を取込み、出力 Qが"O"になる一方、反転出力Qn 、つまりスレッシ ュ選択信号 (反転FBDAO)が"1"になってスリーステー トバッファ12に入力する。スリーステートバッファ1 2では、シュミットコントロール信号(反転FBCK)が "LOW" になった際にスレッシュ選択信号(反転FBDAO) の"1"を出力し、シュミットトリガ素子11をオン状 態に切替えさせて、シュミットトリガ素子11にスレッ シュ電圧値Vth- で入力信号(PAO-C) の2値化を行なわ せる。

【0038】それ以外の場合、つまりシフトレジスタ21の出力(QA~B)が全て"1"、あるいは"0"でない場合、およびスレッシュ選択信号(反転FBDAO)が"1"でシフトレジスタ21の出力(今本一B)が全て"0"、スレッシュ選択信号(反転FBDAO)が"0"でシフトレジスタ21の出力(QA~B)が全て"1"の場合には、D-FF25の出力Qおよび反転出力Qn は変わらず、シュミットトリガ素子11は現状のスレッシュ電圧値Vth-、Vth+により入力信号(PAO)の2値化を行う。

【0039】したがって、従来技術では、2つのしきい

値により入力信号の2値化する場合には、2台のコンパレータをパラレルに接続すると共に、図6(b)に示すように2台のシフトレジスタが必要であったのに対し、本実施例では、同図(a)に示すように、一台のシュミットトリガ素子11で異なるスレッシュ電圧値Vth-、Vth+を自動切替えして、2つのしきい値により2値化すると共に、ディジタルフィルタでその2値化の結果を格納するシフトレジスタが一台で済む。

【0040】このため、本実施例によれば、従来技術と 較べてコストが低減すると共に、入力I/F回路および 10 デジタルフィルタ回路をデジタル素子のみで構成でき、 ゲートアレイやセミカスタムチップでの1チップ化によ り、アナログ素子混載タイプと比較して、ゲート数や、 実装面積等が小さくなる。

【0041】図7は、入力信号が"HIGH(5[V]でオン)"の状態を持続している場合、ディジタルフィルタ回路2における判定の際の各信号をタイミングチャートにより示している。

【0042】まず、スレッシュ選択信号(反転FBDAO)が "1(=5[V])"で、スリーステートバッファ12がオ 20 ン状態にあり、その出力(PAO-R)がVc=5[V]にチャージされて、シュミットトリガ素子11が現状オン(スレッシュ電圧値Vth-)で入力信号(PAO-C)の2値化を行っている際に、"HIGH"の入力信号(PAO)が入ってきた場合には、入力信号(PAO-C)は"HIGH"を持続した状態になり、シュミットトリガ素子11がその入力信号(PAO-R)を現状オン(スレッシュ電圧値Vth-)で2値化して"1"を出力する。

【0043】ディジタルフィルタ回路2では、その2値 化結果を入力して、シフトレジスタ21の出力(QA ~ 30 B)が全て"1"になるまでは、D-FF25は現状維持 で出力Qから"0"を出力する(上記判定ルール参 照)。

【0044】ところで、この入力信号(PAO) は "HIGH (5(V))" の状態を持続しているため、シュミットトリガ素子11では "1" を出力し続け、直ぐにシフトレジスタ21の出力(QA~B)全てが "1" になる。すると、判定回路24の出力が "0" から "1" に変って、DーFF25の出力Qも "0" から "1" に変り、入力信号(PAO)を "1" であると判定する一方、反転出力Q 40 nが "1" から "0" に変って、反転出力Qn "0" が判定回路24に入力する一方、反転出力Qn "0" がスレッシュ選択信号(反転FBDAO)としてスリーステートバッファ12に入力する。

【0045】そして今度は、スリーステートバッファ12がオン状態あるときには、その出力(PAO-R) にスレッシュ選択信号(反転FBDAO)の"0"を出力し、このスレッシュ選択信号(反転FBDAO)の"0"によりシュミットトリガ素子11がオフ状態に切替って、入力信号(PAO-C)をスレッシュ電圧値Vth+で2値化することにな

る.

【0046】その際、入力信号(PAO)は"HIGH(5 [V])"の状態を持続しているため、スリーステート12の出力(PAO-R)がハイインピーダンス状態にあるときには、シュミットトリガ素子11の出力(IPAO)がオン状態、つまり"1"を示して、この結果がディジタルフィルタ回路2へ送出される。

【0047】ディジタルフィルタ回路 2では、その2値 化結果を入力してシフトレジスタ 21の出力($QA \sim B$)が全て"0"になるまで、D-FF25の出力Qから現 状維持の"1"を出力する(上記判定ルール参照)。つまり、ディジタルフィルタ回路 2は、入力信号(PAO)が"HIGH(5[V])"の状態を持続している間は、このディジタルフィルタ回路 2の出力(INDAO)として、D-FF25の出力20から"1"を出力して、入力信号(PAO)が"1"であると判定する。

[0048]

【発明の効果】以上説明したように、本発明では、入力信号をパルス化する際のパルス波形立上時のスレショルド電圧値と、パルス波形立下時のスレショルド電圧値とが異なり、この両スレショルド電圧値により入力ラインを介した入力信号を2値化する2値化手段を設け、2値化手段が入力信号を入力する前に、2値化手段の出力を立上(オン)状態、あるいは立下(オフ)状態へセットし、その両状態から入力ラインをハイインピーダンス状態にして、入力ラインを介して2値化手段に入力信号が入るようにしたため、2値化手段が立上状態にあるときには立下時のスレショルド電圧値で入力信号を比較できる。

【0049】このため、本発明によれば、2つのしきい値により入力信号の2値化する場合には、2台のコンパレータが必要であった従来技術と較べ、一台の2値化手段で済むことになるので、コストが低減すると共に、実装面積が小さくなる。

【図面の簡単な説明】

【図1】本発明に係る入力 I / F 回路の一実施例の構成等を示す説明図。

【図2】クロック発生回路の構成を示す回路図.

【図3】ディジタルフィルタ回路の構成を示す回路図。

【図4】クロック発生回路、ディジタルフィルタ回路および入力 I / F回路における入出力信号および内部信号を示すタイミングチャート。

【図5】入力 I / F 回路のシュミットトリガ素子が立上 時のスレショルド電圧値 V th+で入力信号を 2 値化する 際の各信号を示すタイミングチャート。

【図6】(a),(b)各々、本発明および従来技術における、ディジタルフィルタ回路における2値化データの判定方法を示す説明図。

【図7】入力信号が"HIGH"の状態を持続している場合

Q

のディジタルフィルタ回路における判定の際の各信号を 示すタイミングチャート。

【符号の説明】

- 1 入力インタフェース回路(入力 I/F回路)
- 2 ディジタルフィルタ回路
- 3 フォトカプラ

11 シュミットトリガ素子(2値化手段)

12 スリーステートバッファ(スリーステート出力手

10


段)

13 クロック発生回路(制御手段)


14 抵抗


15 入力ライン

【図1】





【図5】






【図3】





【図6】

· (a)



(b)

